



ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ
Εθνικόν και Καποδιστριακόν
Πανεπιστήμιον Αθηνών

Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων


Ενότητα 5: Γινόμενο RC και υπολογισμός
καθυστερήσεων σε κύκλωμα

Αγγελική Αραπογιάννη


Σχολή Θετικών Επιστημών

Τμήμα Πληροφορικής και Τηλεπικοινωνιών

Απεικόνιση των εσωτερικών χωρητικοτήτων του αναστροφέα CMOS




Ισοδύναμη χωρητικότητα του αναστροφέα CMOS



$$C_{load} = C_{gdn} + C_{gdp} + C_{dbn} + C_{dbp} + C_{int} + C_{gb}$$

Delay Definitions



4


Avg Prop Delay

$$\tau_P = \frac{\tau_{PHL} + \tau_{PLH}}{2}$$

$$V_{50\%} = V_{OL} + 0.5 [V_{OH} - V_{OL}] = 0.5 [V_{OL} + V_{OH}]$$



Output Voltage Rise & Fall Times




$$V_{10\%} = V_{OL} + 0.1 [V_{OH} - V_{OL}]$$

$$V_{90\%} = V_{OL} + 0.9 [V_{OH} - V_{OL}]$$

Φόρτιση πυκνωτή μέσω αντίστασης

Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι 0, τότε για την τάση σε χρόνο t , $V(t)$ θα έχουμε


$$V(t) = (1 - e^{-\frac{t}{RC}}) \cdot V_{DD}$$



Αποφόρτιση πυκνωτή

- Εάν αρχικά, η τάση στο άκρο του πυκνωτή είναι V_{DD} , τότε για την τάση σε χρόνο t , $V(t)$ θα έχουμε

$$V(t) = e^{-\frac{t}{RC}} \cdot V_{DD}$$



Τι είναι το γινόμενο RC (1 από 2)

- Όπως φαίνεται από τους παραπάνω τύπους δεν ενδιαφέρει μεμονωμένα η αντίσταση και η χωρητικότητα αλλά το γινόμενο τους (γινόμενο RC)
 - Για παράδειγμα η συνάρτηση $V(t)$ είναι η ίδια για $R=10\text{ k}\Omega$ και $C=10\text{ pF}$ ή $R=20\text{ k}\Omega$ και $C=5\text{ pF}$
 - Το γινόμενο RC μονάδες χρόνου ($RC=(V/I)\times(Q/V)=Q/I$)



Τι είναι το γινόμενο RC (2 από 2)

- Προσοχή το γινόμενο RC δεν μας δίνει το χρόνο που θέλει να ολοκληρωθεί η διαδικασία. (Αυτός είναι άπειρος)
- Το γινόμενο RC μας επιτρέπει εύκολα να συγκρίνουμε διαφορετικές σχεδιάσεις ως προς την ταχύτητα. (Εάν το γινόμενο είναι η φορές μεγαλύτερο αναμένουμε και η διαδικασία να είναι η φορές πιο αργή).
- Πρακτικά μπορούμε να θεωρήσουμε ότι μια διαδικασία ολοκληρώνεται σε 2-3 φορές το γινόμενο RC



CMOS και RC γινόμενο (1 από 3)

- Για να χρησιμοποιήσουμε το RC γινόμενο θα πρέπει να αντικαταστήσουμε τα τρανζίστορ με πυκνωτές και αντιστάσεις
- Τυπικά αντικαθιστούμε το τρανζίστορ με μια αντίσταση και ένα πυκνωτή
 - Ο πυκνωτής αντιπροσωπεύει την χωρητικότητα της πύλης (εναλλακτικά μπορούμε να έχουμε και επιπλέον παρασιτικούς πυκνωτές)



CMOS και RC γινόμενο (2 από 3)

- Η αντίσταση συνδέει την πηγή με την εκροή.
 - Εάν το τρανζίστορ είναι ενεργό τότε έχουμε μία ισοδύναμη αντίσταση (effective resistance)
 - Εάν το τρανζίστορ δεν είναι ενεργό τότε θεωρούμε ότι δεν υπάρχει σύνδεση μεταξύ πηγής και καταβόθρας (η ισοδύναμη αντίσταση θα είναι άπειρη)
 - Η τιμή της ισοδύναμη αντίστασης είναι αντιστρόφως ανάλογη του πλάτους του τρανζίστορ W



CMOS και RC γινόμενο (3 από 3)

- Η τιμή της ισοδύναμη αντίστασης είναι ανάλογη του μήκους του τρανζίστορ L
- Στην πραγματικότητα η αντίσταση ανάμεσα στην πηγή και την καταβόθρα ενός τρανζίστορ δεν είναι σταθερή αλλά μεταβάλλεται ανάλογα με τις εφαρμοζόμενες τάσεις. Η ισοδύναμη αντίσταση θα ήταν αυτή που θα είχε το ίδιο αποτέλεσμα
- Για τιμές της τάσης τροφοδοσίας αρκετά μεγαλύτερες της τάσης κατωφλίου η ισοδύναμη αντίσταση είναι αντιστρόφως ανάλογη της τάσης τροφοδοσίας




Προσοχή


- Δεν υπάρχει RC γινόμενο για ένα τρανζίστορ
 - Στην τυπική περίπτωση η χωρητικότητα της πύλης και η ισοδύναμη αντίσταση του τρανζίστορ ανήκουν σε διαφορετικά επίπεδα.
- Τυπικά (εάν αγνοήσουμε παρασιτικές χωρητικότητες) υπολογίζουμε μια ισοδύναμη αντίσταση είτε για το p-MOS είτε για το n-MOS δίκτυο (ανάλογα με ποιο είναι ενεργό)



Ισοδύναμα κυκλώματα για τρανζίστορ (1 από 2)



Ενεργό n-MOS




Ανενεργό n-MOS




Ισοδύναμα κυκλώματα για τρανζίστορ (2 από 2)

Ενεργό p-MOS



Ανενεργό p-Mos





Παράδειγμα

- Θεωρούμε μία πύλη NAND με ισοδύναμη αντίσταση για κάθε n-MOS τρανζίστορ $6\text{ K}\Omega$ και για p-MOS τρανζίστορ $10\text{ K}\Omega$. Εάν στην έξοδο της πύλης είναι συνδεδεμένος πυκνωτής C με χωρητικότητα 50 fF υπολογίστε το γινόμενο RC για τις ακόλουθες μεταβολές στην είσοδο
- 01 σε 11
- 11 σε 00
- Η μόνη χωρητικότητα που λαμβάνουμε υπόψη είναι η χωρητικότητα C





01 σε 11



$$RC_{\text{γινόμενο}} = (6\text{K}\Omega + 6\text{K}\Omega) \cdot 50\text{fF} = 12 \cdot 50\text{ps} = 600\text{ps} = 0.6\text{ns}$$

11 σε 00



$$RC_{\text{γινόμενο}} = \frac{10\text{K}\Omega \cdot 10\text{K}\Omega}{10\text{K}\Omega + 10\text{K}\Omega} \cdot 50\text{fF} = 5 \cdot 50\text{ps} = 250\text{ps} = 0.25\text{ns}$$



Κανόνες (1 από 2)

- Για μεταβολή από λογικό “0” σε λογικό “1” χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα p-MOS
- Το τμήμα n-MOS πρέπει να έχει άπειρη αντίσταση
- Αντικαθιστούμε τρανζίστορ p-MOS με την ακόλουθη λογική
 - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “0” αντικαθιστάτε από ισοδύναμη αντίσταση
 - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “1” αντικαθιστάτε από άπειρη αντίσταση



Κανόνες (2 από 2)

- Για μεταβολή από λογικό “1” σε λογικό “0” χρησιμοποιούμε την ισοδύναμη αντίσταση που δίνει το τμήμα n-MOS
- Το τμήμα p-MOS πρέπει να έχει άπειρη αντίσταση
- Αντικαθιστούμε τρανζίστορ n-MOS με την ακόλουθη λογική
 - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “1” αντικαθιστάτε από ισοδύναμη αντίσταση
 - Εάν η πύλη του τρανζίστορ έχει τελική λογική τιμή “0” αντικαθιστάτε από άπειρη αντίσταση




Ερώτηση

- Γιατί έχουμε ζεύγος τιμών εισόδου αφού για το $RC_{\text{γινόμενο}}$ χρησιμοποιούμε μόνο τις τελικές τιμές;
- Γιατί καθυστέρηση υπάρχει (και κατά συνέπεια $RC_{\text{γινόμενο}}$) μόνο όταν υπάρχει αλλαγή της λογικής τιμής της εξόδου
 - Δεν έχει νόημα να υπολογίσουμε $RC_{\text{γινόμενο}}$ για αλλαγή στις εισόδους από 10 σε 00.



Παράδειγμα 2 (1 από 3)

- Θεωρήστε τις ακόλουθες πύλες



Παράδειγμα 2 (2 από 3)

- Όλα τα τρανζίστορ της πύλης NAND είναι ελάχιστου μεγέθους με
 - Ισοδύναμη αντίσταση για τα p-MOS τρανζίστορ 10 KΩ
 - Ισοδύναμη αντίσταση για τα n-MOS τρανζίστορ 5 KΩ
 - Χωρητικότητα πύλης για κάθε τρανζίστορ 50 fF
- Τα τρανζίστορ του αναστροφέα έχουν ελάχιστο μήκος και για το πλάτος τους υπάρχουν οι ακόλουθες 4 επιλογές
 - i) n-MOS ελάχιστο πλάτος, p-MOS ελάχιστο πλάτος
 - ii) n-MOS ελάχιστο πλάτος, p-MOS 1.5 φορές το ελάχιστο πλάτος
 - iii) n-MOS 1.5 φορές ελάχιστο πλάτος, p-MOS 1.5 φορές το ελάχιστο πλάτος
 - iv) n-MOS ελάχιστο πλάτος, p-MOS 2 φορές το ελάχιστο πλάτος



Παράδειγμα 2 (3 από 3)

- Ποια λύση οδηγεί σε ελάχιστη καθυστέρηση μέσω των δύο πυλών;
- Ποια λύση έχει τη χαμηλότερη κατανάλωση;
- Ποια λύση έχει το ελάχιστο γινόμενο ενέργειας-καθυστέρησης;
 - Ως καθυστέρηση θεωρήστε τη μέγιστη σε κάθε περίπτωση
- Θεωρήστε ότι οι μόνες χωρητικότητες που λαμβάνουμε υπόψη είναι οι χωρητικότητες πύλης κάθε τρανζίστορ και η χωρητικότητα (300 fF στην έξοδο)



Περίπτωση (i)

- Καθυστέρηση

- Για άνοδο στην έξοδο

- $$(3 \cdot 5\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF}) + (10\text{K}\Omega \cdot 300\text{fF}) = \dots = 4.5\text{ns}$$

- Για κάθοδο στην έξοδο

- $$(10\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF}) + (5\text{K}\Omega \cdot 300\text{fF}) = \dots = 2.5\text{ns}$$

- Ενέργεια - ανάλογη της χωρητικότητας

- $$a \cdot C = a \cdot ((100\text{fF}) + (300\text{fF})) = a \cdot 400\text{fF}$$

- (όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

- $$(4.5\text{ns}) \cdot a \cdot (400\text{fF}) = a \cdot 1.8 \cdot \text{ns} \cdot \text{pF}$$



Περίπτωση (ii)

- Καθυστέρηση

- Για άνοδο στην έξοδο

- $$(3 \cdot 5\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF} \cdot 1.5) + ((10\text{K}\Omega / 1.5) \cdot 300\text{fF}) = \dots = 3.875\text{ns}$$

- Για κάθοδο στην έξοδο

- $$(10\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF} \cdot 1.5) + (5\text{K}\Omega \cdot 300\text{fF}) = \dots = 2.75\text{ns}$$

- Ενέργεια - ανάλογη της χωρητικότητας

- $$a \cdot C = a \cdot ((125\text{fF}) + (300\text{fF})) = a \cdot 425\text{fF}$$

- (όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

- $$(3.875\text{ns}) \cdot a \cdot (425\text{fF}) = a \cdot 1.646875 \cdot \text{ns} \cdot \text{pF}$$



Περίπτωση (iii)

- Καθυστέρηση

- Για άνοδο στην έξοδο

- $$(3 \cdot 5\text{K}\Omega) \cdot (50\text{fF} \cdot 1.5 + 50\text{fF} \cdot 1.5) + ((10\text{K}\Omega/1.5) \cdot 300\text{fF}) = \dots = 4.25\text{ns}$$

- Για κάθοδο στην έξοδο

- $$(10\text{K}\Omega) \cdot (50\text{fF} \cdot 1.5 + 50\text{fF} \cdot 1.5) + ((5\text{K}\Omega/1.5) \cdot 300\text{fF}) = \dots = 2.5\text{ns}$$

- Ενέργεια - ανάλογη της χωρητικότητας

- $$a \cdot C = a \cdot ((150\text{fF}) + (300\text{fF})) = a \cdot 450\text{fF}$$

- (όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

- $$(4.25\text{ns}) \cdot a \cdot (450\text{fF}) = a \cdot 1.9125 \cdot \text{ns} \cdot \text{pF}$$



Περίπτωση (iv)

- Καθυστέρηση

- Για άνοδο στην έξοδο

- $$(3 \cdot 5\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF} \cdot 2) + ((10\text{K}\Omega/2) \cdot 300\text{fF}) = \dots = 3.75\text{ns}$$

- Για κάθοδο στην έξοδο

- $$(10\text{K}\Omega) \cdot (50\text{fF} + 50\text{fF} \cdot 2) + (5\text{K}\Omega \cdot 300\text{fF}) = \dots = 3\text{ns}$$

- Ενέργεια - ανάλογη της χωρητικότητας

- $$a \cdot C = a \cdot ((150\text{fF}) + (300\text{fF})) = a \cdot 450\text{fF}$$


- (όπου a συνάρτηση της τάσης λειτουργίας)

- Γινόμενο ενέργειας-καθυστέρησης

- $$(3.75\text{ns}) \cdot a \cdot (450\text{fF}) = a \cdot 1.6875 \cdot \text{ns} \cdot \text{pF}$$




RC γινόμενο με πολλαπλά RC στάδια



- Σε αυτή την περίπτωση το RC γινόμενο είναι $R1 \cdot (C1 + C2) + R2 \cdot C2$ ή $R1 \cdot C1 + (R1 + R2) \cdot C2$



Γενικότερη περίπτωση



Το RC γινόμενο είναι

$$\sum_{i=1}^n (R_i \cdot \sum_{j=i}^n C_j) \quad \text{ή} \quad \sum_{i=1}^n (C_i \cdot \sum_{j=1}^i R_j)$$



Υπολογισμός RC γινομένου για δύο τμήματα (1 από 3)

Ας θεωρήσουμε ένα τμήμα από $i=1$ μέχρι k και ένα δεύτερο τμήμα από $i=k+1$ μέχρι n

Το πρώτο τμήμα έχει συνολική αντίσταση

$$R_A = \sum_{i=1}^k R_i$$

RC γινόμενο

$$RC_A = \sum_{i=1}^k (R_i \cdot \sum_{j=i}^k C_j)$$



Υπολογισμός RC γινομένου για δύο τμήματα (2 από 3)

- Το δεύτερο τμήμα έχει
 - συνολική χωρητικότητα

$$C_B = \sum_{i=k+1}^n C_i$$

RC γινόμενο

$$RC_B = \sum_{i=k+1}^n (R_i \cdot \sum_{j=i}^n C_j)$$



Υπολογισμός RC γινομένου για δύο τμήματα (3 από 3)

Το συνολικό RC γινόμενο είναι

$$\begin{aligned}\sum_{i=1}^n (R_i \cdot \sum_{j=i}^n C_j) &= \sum_{i=1}^k (R_i \cdot \sum_{j=i}^n C_j) + \sum_{i=k+1}^n (R_i \cdot \sum_{j=i}^n C_j) = \\ \sum_{i=1}^k (R_i \cdot (\sum_{j=i}^k C_j + \sum_{j=k+1}^n C_j)) + RC_B &= \sum_{i=1}^k (R_i \cdot (\sum_{j=i}^k C_j + C_B)) + RC_B = \\ \sum_{i=1}^k (R_i \cdot (\sum_{j=i}^k C_j)) + \sum_{i=1}^k (R_i \cdot C_B) + RC_B &= RC_A + (\sum_{i=1}^k R_i) \cdot C_B + RC_B = \\ RC_A + R_A \cdot C_B + RC_B\end{aligned}$$



RC γινόμενο για όμοια στάδια


Ας θεωρήσουμε ότι $R_i=R$ για κάθε $i=1,\dots,n$ και $C_i=C$ για κάθε $i=1,\dots,n$

$$\begin{aligned}\sum_{i=1}^n (R_i \cdot \sum_{j=i}^n C_j) &= \sum_{i=1}^n (R \sum_{j=i}^n C) = R \cdot C \cdot \sum_{i=1}^n (\sum_{j=i}^n 1) = \\ R \cdot C \cdot \sum_{i=1}^n (n-i+1) &= R \cdot C \cdot (\sum_{i=1}^n (n) - \sum_{i=1}^n (i) + \sum_{i=1}^n (1)) = \\ R \cdot C \cdot (n \cdot \sum_{i=1}^n (1) - \frac{(n+1) \cdot n}{2} + n) &= R \cdot C \cdot (n^2 - \frac{(n+1) \cdot n}{2} + n) = \\ R \cdot C \cdot (\frac{2 \cdot n^2 - (n+1) \cdot n + 2 \cdot n}{2}) &= R \cdot C \cdot \frac{n^2 + n}{2} = R \cdot C \cdot \frac{(n+1) \cdot n}{2}\end{aligned}$$



Πύλη με εσωτερικές χωρητικότητες (1 από 3)

- Ας θεωρήσουμε την ακόλουθη πύλη



Πύλη με εσωτερικές χωρητικότητες (2 από 3)

- Υπολογίστε το RC γινόμενο για την ακόλουθη μεταβολή στις εισόδους

$$(ABC=110) \rightarrow (ABC=111)$$

εάν η ισοδύναμη αντίσταση για κάθε n-MOS τρανζίστορ είναι 5 ΚΩ.



Πύλη με εσωτερικές χωρητικότητες (3 από 3)

- Οι αντιστάσεις των τρανζίστορ R_A , R_B και R_C είναι ίσες με $R=5K\Omega$
- Το RC γινόμενο είναι

$$R_A \cdot (C_1 + C_2 + C_3) + R_B \cdot (C_2 + C_3) + R_C \cdot C_3 =$$

$$R \cdot ((C_1 + C_2 + C_3) + (C_2 + C_3) + C_3) =$$

$$5K\Omega \cdot (320fF + 310fF + 300fF) = \dots = 4.65ns$$



Γενική περίπτωση πύλης NAND (1 από 7)

- Ας θεωρήσουμε την πύλη NAND n εισόδων. Η πύλη θα έχει
 - n p-MOS τρανζίστορ παράλληλα στο p-MOS τμήμα
 - n n-MOS τρανζίστορ σε σειρά στο n-MOS τμήμα
- Ας θεωρήσουμε επίσης ότι υπάρχουν παρασιτικές χωρητικότητες προς το υπόβαθρο από την πηγή και την καταβόθρα σε κάθε τρανζίστορ



Γενική περίπτωση πύλης NAND (2 από 7)

- Για απλότητα ας θεωρήσουμε ότι όλα τα τρανζίστορ είναι ελάχιστου μεγέθους με όλες τις παρασιτικές χωρητικότητες ίσες με C και ότι η ισοδύναμη αντίσταση είναι R_n για τα n-MOS τρανζίστορς και R_p για τα p-MOS.
- Στην έξοδο θεωρώ χωρητικότητα C_L
- Στην περίπτωση που έχω n εισόδους θα έχω
 - n n-MOS τρανζίστορς σε σειρά με $2C$ παρασιτική χωρητικότητα ανάμεσα σε κάθε ζεύγος από τρανζίστορ




Γενική περίπτωση πύλης NAND (3 από 7)

- Στο τελευταίο n-MOS συνδέονται nC παρασιτικές χωρητικότητες από τις καταβόθρες των p-MOS τρανζίστορ
- C παρασιτική χωρητικότητα της καταβόθρας του n-MOS
- Και τέλος C_L η χωρητικότητα που οδηγείται από την πύλη



Γενική περίπτωση πύλης NAND (4 από 7)



Γενική περίπτωση πύλης NAND (5 από 7)

- Για την αποφόρτιση το κύκλωμα έχει n στάδια
 - Τα πρώτα $n-1$ στάδια έχουν αντίσταση R_n και χωρητικότητα $2C$ το καθένα
 - το τελευταίο στάδιο έχει επίσης αντίσταση R_n αλλά χωρητικότητα $C_L + (n+1)C$
- Χωρίζουμε το κύκλωμα σε δύο τμήματα
 - Τμήμα A που περιλαμβάνει τα $n-1$ πρώτα στάδια
 - Τμήμα B που περιλαμβάνει το τελευταίο στάδιο



Γενική περίπτωση πύλης NAND (6 από 7)

Για το πρώτο τμήμα το RC γινόμενο RC_A είναι

$$RC_A = R_n \cdot 2 \cdot C \cdot \frac{n \cdot (n-1)}{2} = R_n \cdot C \cdot n \cdot (n-1)$$

Και η αντίσταση R_A είναι

$$R_A = (n-1) \cdot R_n$$



Γενική περίπτωση πύλης NAND (7 από 7)

Για το δεύτερο τμήμα το RC γινόμενο RC_B είναι

$$RC_B = R_n \cdot (C_L + (n + 1) \cdot C)$$

Και η χωρητικότητα για το δεύτερο τμήμα είναι

$$C_B = C_L + (n + 1) \cdot C$$



Συνολικό RC (2)

Το συνολικό γινόμενο RC θα είναι:

$$\begin{aligned} RC_A + R_A \cdot C_B + RC_B &= \\ &= (R_n \cdot C \cdot n \cdot (n-1)) + ((n-1) \cdot R_n) \cdot (C_L + (n+1) \cdot C) + (R_n \cdot (C_L + (n+1) \cdot C)) = \\ &= R_n \cdot ((n \cdot (n-1) + (n-1) \cdot (n+1) + (n+1)) \cdot C + ((n-1) + 1) \cdot C_L) = \\ &= R_n \cdot ((n^2 - n + n^2 - 1 + n + 1) \cdot C + n \cdot C_L) = \\ &= R_n \cdot (2 \cdot n^2 \cdot C + n \cdot C_L) \end{aligned}$$



Εναλλακτική Λύση (1 από 3)

- Το πρώτο τμήμα αποτελείται από n στάδια με αντίσταση R_n και χωρητικότητα $2C$ το καθένα και το δεύτερο τμήμα αποτελείται από ένα στάδιο με μηδενική αντίσταση και χωρητικότητα $(n-1)C + C_L$
- Για το πρώτο τμήμα θα έχω



Εναλλακτική Λύση (2 από 3)

Το RC γινόμενο RC_C θα είναι

$$RC_C = R_n \cdot 2 \cdot C \cdot \frac{(n+1) \cdot n}{2} = R_n \cdot C \cdot (n+1) \cdot n$$

Και η αντίσταση θα είναι

$$R_C = n \cdot R_n$$



Εναλλακτική Λύση (3 από 3)

Για το δεύτερο τμήμα θα έχω

Το RC γινόμενο, RC_D θα είναι μηδενικό εφόσον η αντίσταση σε αυτό το τμήμα είναι μηδενική

Η χωρητικότητα C_D θα είναι

$$C_D = C_L + (n - 1) \cdot C$$



Συνολικό RC (3)

- Το συνολικό γινόμενο RC θα είναι

$$\begin{aligned} & RC_C + R_C \cdot C_D + RC_D = \\ &= (R_n \cdot C \cdot (n+1) \cdot n) + (n \cdot R_n) \cdot (C_L + (n-1) \cdot C) + 0 = \\ &= R_n \cdot (((n+1) \cdot n + n \cdot (n-1)) \cdot C + n \cdot C_L) = \\ &= R_n \cdot ((n^2 + n + n^2 - n) \cdot C + n \cdot C_L) = \\ &= R_n \cdot (2 \cdot n^2 \cdot C + n \cdot C_L) \end{aligned}$$


Παράδειγμα 2

Για $R_n=5 \text{ K}\Omega$, $C=5 \text{ fF}$
και $C_L=100 \text{ fF}$ έχω
τα ακόλουθα
αποτελέσματα

| Αριθμός εισόδων | Γινόμενο RC |
|-----------------|----------------|
| 1 | 0.55 ns |
| 2 | 1.20 ns |
| 3 | 1.95 ns |
| 4 | 2.80 ns |
| 5 | 3.75 ns |
| 6 | 4.80 ns |
| 7 | 5.95 ns |
| 8 | 7.20 ns |
| 9 | 8.55 ns |
| 10 | 10.00 ns |




Estimation of interconnect parasitics (1 από 4)



PARASITIC RESISTANCE:

$$R_{\text{metal}} = \rho \frac{L}{Wt} = R_{\text{sheet}} \frac{L}{W}$$

Estimation of interconnect parasitics (2 από 4)



31

$FF = C_{total}/C_{PP} \rightarrow$ FRINGING-FIELD FACTOR

FF \rightarrow INC as $t/h \rightarrow$ INC, $W/h \leftarrow$ DEC, and $W/L \rightarrow$ INC


(SEE PLOT FF in FIG. 6.18 of TEXT)

$$C_{total} = \varepsilon \left[\frac{W - \frac{t}{2}}{h} + \frac{2\pi}{\ln\left(1 + \frac{2h}{t} + \sqrt{\frac{2h}{t}\left(\frac{2h}{t} + 2\right)}\right)} \right] \text{ pF}/\mu\text{m L} \quad \text{for } W \geq t/2$$

$$C_{total} = \varepsilon \left[\frac{W}{h} + \frac{\pi\left(1 - 0.0543\frac{t}{2h}\right)}{\ln\left(1 + \frac{2h}{t} + \sqrt{\frac{2h}{t}\left(\frac{2h}{t} + 2\right)}\right)} + 1.47 \right] \text{ pF}/\mu\text{m L} \quad \text{for } W < t/2$$



Estimation of interconnect parasitics (3 από 4)




33

| Layer | Cap | Ox Thickness | Typ Value | |
|--------------------|-------------|--------------|------------------------|---|
| A Poly-substrate | C_p | 3000 Å | 50 aF/ μm^2 | 1 μm CMOS Capacitances $t_{\text{ox}} = 200\text{Å}$ $C_g = 1800 \text{ aF}/\mu\text{m}^2$ $\text{aF} = 10^{-18} \text{ F}$ |
| B Metal2-sub | C_{m2} | 9000 Å | 20 aF/ μm^2 | |
| C Poly-metal2 | C_{m2p} | 6000 Å | 30 aF/ μm^2 | |
| D Metall-sub | C_{m1} | 6000 Å | 30 aF/ μm^2 | |
| E Metall-poly | C_{m1p} | 3000 Å | 60 aF/ μm^2 | |
| E Metall-metal2 | C_{m2m1} | 6000 Å | 50 aF/ μm^2 | |
| F Metall-diffusion | C_{m1d} | 3000 Å | 60 aF/ μm^2 | |
| G Metal2-diffusion | Passivation | 6000 Å | 30 aF/ μm^2 | |



Estimation of interconnect parasitics (4 από 4)



Γινόμενο RC για γραμμή

- Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά
- $r=10 \text{ } \Omega/\mu\text{m}$ (αντίσταση ανά μονάδα μήκους)
- $c=10 \text{ aF}/\mu\text{m}$ (χωρητικότητα ανά μονάδα μήκους)
- $l=1000 \text{ } \mu\text{m}$ (μήκος γραμμής)
- Ποιό είναι το RC γινόμενο της γραμμής;



Υπόθεση 1 (1 από 2)

- Η γραμμή αποτελείται από 10 τμήματα
- Άρα κάθε τμήμα έχει μήκος $1000\mu\text{m}/10=100\mu\text{m}$
- Η αντίσταση ενός τμήματος θα είναι $100\mu\text{m}$ επί $10\ \Omega/\mu\text{m}$ ίση με 1000Ω
- Η χωρητικότητα ενός τμήματος θα είναι $100\mu\text{m}$ επί $10\text{aF}/\mu\text{m}$ ίση με $1000\ \text{aF}$



Υπόθεση 1 (2 από 2)

Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 10 σταδίων με αντίσταση 1000 Ω και χωρητικότητα 1000 aF ανά στάδιο. Άρα το RC γινόμενο είναι

$$1000\Omega \cdot 1000aF \cdot \frac{(10 + 1) \cdot 10}{2} = 0.055ns$$



Υπόθεση 2 (1 από 2)

- Η γραμμή αποτελείται από 100 τμήματα
- Άρα κάθε τμήμα έχει μήκος $1000\mu\text{m}/100=10\mu\text{m}$
- Η αντίσταση ενός τμήματος θα είναι $10\mu\text{m}$ επί $10\ \Omega/\mu\text{m}$ ίση με 100Ω
- Η χωρητικότητα ενός τμήματος θα είναι $10\mu\text{m}$ επί $10\text{aF}/\mu\text{m}$ ίση με $100\ \text{aF}$



Υπόθεση 2 (2 από 2)

- Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα 100 σταδίων με αντίσταση 100 Ω και χωρητικότητα 100 aF ανά στάδιο. Άρα το RC γινόμενο είναι:

$$100\Omega \cdot 100aF \cdot \frac{(100 + 1) \cdot 100}{2} = 0.0505ns$$



Υπόθεση 3 (1 από 2)

- Η γραμμή αποτελείται από n τμήματα
- Άρα κάθε τμήμα έχει μήκος $1000\mu\text{m}/n$
- Η αντίσταση ενός τμήματος θα είναι $1000\mu\text{m}/n$ επί $10 \Omega/\mu\text{m}$ ίση με $10000\Omega/n$
- Η χωρητικότητα ενός τμήματος θα είναι $1000\mu\text{m}/n$ επί $10 \text{aF}/\mu\text{m}$ ίση με $10000\text{aF}/n$



Υπόθεση 3 (2 από 2)

Υποθέτοντας ότι η χωρητικότητα είναι "συγκεντρωμένη" στο τέλος του τμήματος θα έχω ένα κύκλωμα n σταδίων με αντίσταση $10000\Omega/n$ και χωρητικότητα $10000\text{aF}/n$ ανά στάδιο. Άρα το RC γινόμενο είναι

$$(10000\Omega/n) \cdot (10000\text{aF}/n) \cdot \frac{(n+1) \cdot n}{2} = 0.05ns \cdot \frac{n+1}{n}$$

Το όριο για n τείνει στο άπειρο είναι

$$\lim_{n \rightarrow \infty} \left(0.05ns \cdot \frac{n+1}{n} \right) = 0.05ns$$



Γενική περίπτωση (1 από 2)

- Έχω n τμήματα
 - μήκος l/n
 - αντίσταση $r(l/n)$
 - χωρητικότητα $c(l/n)$
- Γινόμενο RC

$$\left(r \cdot \frac{l}{n} \right) \cdot \left(c \cdot \frac{l}{n} \right) \cdot \frac{(n+1) \cdot n}{2} = \frac{r \cdot c \cdot l^2}{2} \cdot \frac{n+1}{n}$$

Γενική περίπτωση (2 από 2)

Το όριο για n τείνει στο άπειρο είναι:

$$\lim_{n \rightarrow \infty} \left(\frac{r \cdot c \cdot l^2}{2} \cdot \frac{n+1}{n} \right) = \frac{r \cdot c \cdot l^2}{2}$$



Γραμμή με χωρητικότητα στο τέλος της (1 από 5)

- Ας υποθέσουμε ότι έχουμε μία γραμμή με τα ακόλουθα χαρακτηριστικά
- $r=10 \text{ } \Omega/\mu\text{m}$ (αντίσταση ανά μονάδα μήκους)
- $c=10 \text{ aF}/\mu\text{m}$ (χωρητικότητα ανά μονάδα μήκους)
- $l=1000 \text{ } \mu\text{m}$ (μήκος γραμμής)
- Μια χωρητικότητα 50 fF στο τέλος της γραμμής
- Ποιό είναι το RC γινόμενο του κυκλώματος;



Γραμμή με χωρητικότητα στο τέλος της (2 από 5)

Υποθέτουμε ότι έχουμε δύο τμήματα

Τη Γραμμή

Τον Πυκνωτή

Για τη γραμμή έχω

Γινόμενο RC

$$RC_A = \frac{r \cdot c \cdot l^2}{2} = \frac{10\Omega / \mu m \cdot 10aF / \mu m \cdot (1000\mu m)^2}{2} = \frac{100a \text{ sec} \cdot 1000^2}{2} = 0.05ns$$

Αντίσταση

$$R_A = r \cdot l = 10\Omega / \mu m \cdot 1000\mu m = 10K\Omega$$



Γραμμή με χωρητικότητα στο τέλος της (3 από 5)

Για τον πυκνωτή έχω:

Γινόμενο RC μηδέν, δεν υπάρχει αντίσταση
($RC_B=0$)

Χωρητικότητα 50 fF, ($C_B=50$ fF)

Συνολικά θα έχω:

$$\begin{aligned} RC_{total} &= RC_A + R_A \cdot C_B + RC_B = 0.05ns + 10K\Omega \cdot 50fF + 0 = \\ &= 0.05ns + 0.5ns = 0.55ns \end{aligned}$$



Γραμμή με χωρητικότητα στο τέλος της (4 από 5)

Τι θα γινότανε εάν το μήκος της γραμμής ήταν δεκαπλάσιο;

Για τη γραμμή έχω

Γινόμενο RC

$$RC_A = \frac{r \cdot c \cdot l^2}{2} = \frac{10\Omega / \mu m \cdot 10aF / \mu m \cdot (10000\mu m)^2}{2} = \frac{100a \text{ sec} \cdot 10000^2}{2} = 5ns$$

Αντίσταση

$$R_A = r \cdot l = 10\Omega / \mu m \cdot 10000\mu m = 100K\Omega$$



Γραμμή με χωρητικότητα στο τέλος της (5 από 5)

Συνολικά θα έχω:

$$\begin{aligned} RC_{total} &= RC_A + R_A \cdot C_B + RC_B = 5ns + 100K\Omega \cdot 50fF + 0 = \\ &= 5ns + 5ns = 10ns \end{aligned}$$



RC γινόμενο με αναστροφέα στην είσοδο (1 από 4)

- Ας υποθέσω ότι έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά
 - Χωρητικότητα εισόδου 50 fF
 - Ισοδύναμη αντίσταση και για το n-MOS και για το p-MOS transistor 10KΩ
- Πιο είναι το RC γινόμενο εάν τοποθετήσω τον αναστροφέα στην είσοδο της γραμμής



RC γινόμενο με αναστροφή στην είσοδο (2 από 4)

- Η γραμμή παραμένει η ίδια
- $r=10 \text{ } \Omega/\mu\text{m}$ (αντίσταση ανά μονάδα μήκους)
- $c=10 \text{ aF}/\mu\text{m}$ (χωρητικότητα ανά μονάδα μήκους)
- $l=10000 \text{ } \mu\text{m}$ (μήκος γραμμής)
- Μια χωρητικότητα 50 fF στο τέλος της γραμμής



RC γινόμενο με αναστροφή στην είσοδο (3 από 4)

- Μπορώ να υποθέσω ότι έχω δύο τμήματα
- Το πρώτο είναι ο αναστροφέας με
 - Αντίσταση $R_A=10\text{K}\Omega$
 - Γινόμενο $RC_A=0$, η χωρητικότητα είναι μηδέν
- Το δεύτερο τμήμα είναι η γραμμή με τον πυκνωτή στην έξοδο της
 - Το γινόμενο RC το έχουμε υπολογίσει και είναι 10ns
 - Η χωρητικότητα C_B θα είναι το άθροισμα της χωρητικότητας της γραμμής C_{line} και της χωρητικότητας στην έξοδο C_{load}



RC γινόμενο με αναστροφή στην είσοδο (4 από 4)

Άρα το RC γινόμενο θα είναι

$$\begin{aligned}RC_A + R_A \cdot C_B + RC_B &= 0 + 10K\Omega \cdot (C_{line} + C_{load}) + 10ns = \\10K\Omega \cdot (50fF + c \cdot l) + 10ns &= 10K\Omega \cdot (50fF + 10aF / \mu m \cdot 10000\mu m) + 10ns = \\10K\Omega \cdot (50fF + 100fF) + 10ns &= 10K\Omega \cdot 150fF + 10ns = 1.5ns + 10ns = 11.5ns\end{aligned}$$



Γενική περίπτωση 2 (1 από 2)

- Γραμμή που οδηγείται από αντίσταση R_{driver}
- Μήκος γραμμής l , αντίσταση ανά μονάδα μήκους r και χωρητικότητα ανά μονάδα μήκους c
- Χωρητικότητα στη έξοδο C_{load}



Γενική περίπτωση 2 (2 από2)

- Χωρίζω το κύκλωμα σε δύο τμήματα
- Τμήμα A, περιλαμβάνει την αντίσταση R_{driver}
- Τμήμα B, περιλαμβάνει την γραμμή και τη χωρητικότητα C_{load}
- Το τμήμα B το χωρίζω σε δύο τμήματα C και D
- Τμήμα C, περιλαμβάνει την γραμμή, με χωρητικότητα C_L και αντίσταση R_L
- Τμήμα D, περιλαμβάνει τη χωρητικότητα C_{load}



Το γινόμενο RC είναι

$$\begin{aligned} & RC_A + R_A \cdot C_B + RC_B = \\ & 0 + R_{driver} \cdot (C_C + C_D) + [RC_C + R_C \cdot C_D + RC_D] = \\ & = R_{driver} \cdot (C_L + C_{load}) + \left[\frac{r \cdot c \cdot l^2}{2} + R_L \cdot C_{load} + 0 \right] = \\ & = R_{driver} \cdot (c \cdot l + C_{load}) + \frac{r \cdot c \cdot l^2}{2} + r \cdot l \cdot C_{load} = \\ & = R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2} \end{aligned}$$



Εναλλακτική Λύση

Το RC γινόμενο για τρία διαδοχικά τμήματα (καθένα με οποιοδήποτε αριθμό διαδοχικών σταδίων) δίνεται από

$$RC_A + RC_B + RC_C + R_A \cdot (C_B + C_C) + R_B \cdot C_C$$

Χωρίζω το κύκλωμα σε τρία τμήματα

Τμήμα A, αντίσταση R_{driver}

Τμήμα B, γραμμή

Τμήμα C, χωρητικότητα C_{load}

Το RC γινόμενο θα είναι

$$\begin{aligned} RC_A + RC_B + RC_C + R_A \cdot (C_B + C_C) + R_B \cdot C_C &= \\ 0 + \frac{r \cdot c \cdot l^2}{2} + 0 + R_{driver} \cdot (C_L + C_{load}) + R_L \cdot C_{load} &= \\ = \frac{r \cdot c \cdot l^2}{2} + R_{driver} \cdot (c \cdot l + C_{load}) + r \cdot l \cdot C_{load} &= \\ = R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2} \end{aligned}$$



Εισαγωγή Αναστροφέα στην γραμμή (1 από 3)

- Ας υποθέσουμε ότι εισάγουμε έναν αναστροφέα στο μέσο της γραμμής. Ποιό θα είναι το καινούργιο γινόμενο RC;
- Για την γραμμή έχουμε τις ακόλουθες υποθέσεις
- $r=10 \Omega/\mu\text{m}$ (αντίσταση ανά μονάδα μήκους)
- $c=10 \text{ aF}/\mu\text{m}$ (χωρητικότητα ανά μονάδα μήκους)
- $l=10000 \mu\text{m}$ (μήκος γραμμής)



Εισαγωγή Αναστροφέα στην γραμμή (2 από 3)

Για τον αναστροφέα έχουμε τις ακόλουθες υποθέσεις Χωρητικότητα εισόδου 50 fF

Ισοδύναμη αντίσταση και για το n-MOS και για το p-MOS transistor 10KΩ

Υποθέτουμε επίσης ότι η γραμμή οδηγείται από αντίσταση 10KΩ και οδηγεί χωρητικότητα 50 fF

Εφαρμόζω τον τύπο και παίρνω:

$$\begin{aligned} RC_{section} &= R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2} = \\ &= 10K\Omega \cdot 50 fF + (10K\Omega \cdot 10aF / \mu m + 10\Omega / \mu m \cdot 50 fF) \cdot l + \frac{(10aF / \mu m \cdot 10\Omega / \mu m) \cdot l^2}{2} = \\ &= 0.5ns + (100 fs / \mu m + 500 fs / \mu m) \cdot l + \frac{0.1 fs / \mu m^2}{2} \cdot l^2 = \\ &= 0.5ns + (600 fs / \mu m) \cdot l + (0.05 fs / \mu m^2) \cdot l^2 \end{aligned}$$



Εισαγωγή Αναστροφέα στην γραμμή (3 από 3)

Στην περίπτωση που έχω ένα τμήμα μήκους l_1 το γινόμενο RC είναι

$$RC_{section} = 0.5ns + (600 fs/\mu m) \cdot l_1 + (0.05 fs/\mu m^2) \cdot l_1^2$$

Στην περίπτωση που έχω δύο τμήματα μήκους $l=l_1/2$ το γινόμενο RC είναι

$$\begin{aligned} RC_{section} &= 2 \cdot (0.5ns + (600 fs/\mu m) \cdot l + (0.05 fs/\mu m^2) \cdot l^2) = \\ &= 2 \cdot (0.5ns + (600 fs/\mu m) \cdot (l_1/2) + (0.05 fs/\mu m^2) \cdot (l_1/2)^2) = \\ &= 2 \cdot 0.5ns + (600 fs/\mu m) \cdot l_1 + \frac{(0.05 fs/\mu m^2) \cdot l_1^2}{2} \end{aligned}$$



Γενική περίπτωση 3

(η αντίσταση για το πρώτο στάδιο και κυρίως η χωρητικότητα για το δεύτερο στάδιο συχνά διαφέρουν)

Στη γενική περίπτωση υποθέτουμε ότι μπορούμε να χωρίσουμε την γραμμή σε n τμήματα, αρχικά η καθυστέρηση είναι:

$$R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2}$$



Με η στάδια είναι

$$\begin{aligned} n \cdot (R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot \left(\frac{l}{n}\right) + \frac{r \cdot c \cdot \left(\frac{l}{n}\right)^2}{2}) = \\ = n \cdot R_{driver} \cdot C_{load} + (R_{driver} \cdot c + r \cdot C_{load}) \cdot l + \frac{r \cdot c \cdot l^2}{2 \cdot n} = \end{aligned}$$

Υπάρχει ένας βέλτιστος αριθμός από στάδια

- Για μικρές γραμμές ο απαιτούμενος αριθμός σταδίων είναι μικρός
- Για μεγάλες γραμμές (μεγάλου μήκους) ο απαιτούμενος αριθμός σταδίων είναι μεγαλύτερος



Για να υλοποιήσω μία AND πύλη 4 εισόδων έχω δύο επιλογές

- Χρήση δύο NAND πυλών 2 εισόδων και μίας NOR πύλης 2 εισόδων
- Χρήση μίας NAND πύλης 4 εισόδων και μίας NOT πύλης
- Τα τρανζίστορ έχουν χωρητικότητα στην πύλη 50 fF και ισοδύναμη αντίσταση 8KΩ τα p-MOS και 5KΩ τα n-MOS
- Στην έξοδο είναι συνδεδεμένος πυκνωτής με χωρητικότητα 100 fF.
- Υπολογίστε το γινόμενο RC όταν όλες οι είσοδοι γίνονται από λογικό "0" λογικό "1"



Υλοποίηση με χρήση NOR πύλης

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 5K\Omega) \cdot (50 fF + 50 fF) = 10K\Omega \cdot 100 fF = 1ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 8K\Omega) \cdot 100 fF = 16K\Omega \cdot 100 fF = 1.6ns$$

Και άρα συνολικά έχω $1ns + 1.6ns = 2.6ns$



Υλοποίηση με χρήση NOT πύλης

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5K\Omega) \cdot (50 fF + 50 fF) = 20K\Omega \cdot 100 fF = 2ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$8K\Omega \cdot 100 fF = 8K\Omega \cdot 100 fF = 0.8ns$$

Και άρα συνολικά έχω $2ns + 0.8ns = 2.8ns$



Υπολογισμός RC γινομένου για χωρητικότητα στην έξοδο 300 fF (εξετάζω πρώτα τη λύση με NOR πύλη)

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 5K\Omega) \cdot (50 fF + 50 fF) = 10K\Omega \cdot 100 fF = 1ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(2 \cdot 8K\Omega) \cdot 300 fF = 16K\Omega \cdot 300 fF = 4.8ns$$

Και άρα συνολικά έχω $1ns + 4.8ns = 5.8ns$



Με χρήση NOT

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5K\Omega) \cdot (50 fF + 50 fF) = 20K\Omega \cdot 100 fF = 2ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$8K\Omega \cdot 300 fF = 2.4ns$$

Και άρα συνολικά έχω $2ns + 2.4ns = 4.4ns$



Αύξηση του p-MOS τρανζίστορ της NOT πύλης

Με αύξηση του μεγέθους αυτού του τρανζίστορ έχω δύο συνέπειες

- μείωση της αντίστασης μέσω του p-δικτυώματος της NOT πύλης (θα επιταχύνει το κύκλωμα - η NOT πύλη θα φορτίζει ταχύτερα)
- αύξηση της χωρητικότητας που οδηγεί η NAND πύλη - Προσοχή η αύξηση της χωρητικότητας οδηγεί σε αύξηση του χρόνου της NAND πύλης και για τη φόρτιση και την αποφόρτιση



Με διπλασιασμό του πλάτους έχω

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(4 \cdot 5K\Omega) \cdot (50 fF + 100 fF) = 20K\Omega \cdot 150 fF = 3ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(8K\Omega / 2) \cdot 300 fF = 8K\Omega \cdot 300 fF = 1.2ns$$

Και άρα συνολικά έχω $3ns + 1.2ns = 4.2ns$



Εάν οι εισοδοι αλλάζουν από 1111 σε 1110 έχω

Αρχική υλοποίηση

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(8K\Omega) \cdot (50 fF + 50 fF) = 8K\Omega \cdot 100 fF = 0.8ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5K\Omega \cdot 300 fF = 1.5ns$$

Και άρα συνολικά έχω $0.8ns + 1.5ns = 2.3ns$



Με διπλασιασμό του p-MOS

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$(8K\Omega) \cdot (50 fF + 100 fF) = 8K\Omega \cdot 150 fF = 1.2ns$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5K\Omega \cdot 300 fF = 1.5ns$$

Και άρα συνολικά έχω $1.2ns + 1.5ns = 2.7ns$



Ποιος θα ήταν ο παράγοντας πολλαπλασιασμού του p-MOS που δίνει βέλτιστη λύση;

- Έστω α ο παράγοντας που δίνει την βέλτιστη λύση,
- Ορίζω το γινόμενο RC για μεταβολή στην είσοδο από 0000 σε 1111 ως $RC1(\alpha)$
- Ορίζω το γινόμενο RC για μεταβολή στην είσοδο από 1111 σε 1110 ως $RC2(\alpha)$
- Βρίσκω συναρτήσεις $RC1(\alpha)$ και $RC2(\alpha)$, το βέλτιστο α θα είναι εκείνο που ελαχιστοποιεί τη συνάρτηση $F(\alpha)$, με $F(\alpha) = \max(RC1(\alpha), RC2(\alpha))$



Μεταβολή 0000 σε 1111

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$\begin{aligned} & (4 \cdot 5K\Omega) \cdot (50 fF + a \cdot 50 fF) = \\ & = 20K\Omega \cdot 50 fF \cdot (a + 1) = (a + 1)ns \end{aligned}$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$(8K\Omega / a) \cdot 300 fF = 8K\Omega \cdot 300 fF = 2.4ns / a$$

Και άρα συνολικά έχω $RC1(a) = (a + 1 + 2.4/a)ns$



Μεταβολή 1110 σε 1111 (1 από 3)

Για το πρώτο επίπεδο το RC γινόμενο θα είναι

$$\begin{aligned} & 8K\Omega \cdot (50 fF + a \cdot 50 fF) = \\ & = 8K\Omega \cdot 50 fF \cdot (a + 1) = (a + 1) \cdot 0.4ns \end{aligned}$$

Για το δεύτερο επίπεδο το RC γινόμενο θα είναι

$$5K\Omega \cdot 300 fF = 1.5ns$$

Και άρα συνολικά έχω $RC2(a) = (0.4a + 1.9)ns$



Μεταβολή 1110 σε 1111 (2 από 3)

- Διακρίνουμε τις ακόλουθες περιπτώσεις
- Εάν για την τιμή του α , α' που ελαχιστοποιείται η $RC1(\alpha)$, $RC1(\alpha') > RC2(\alpha')$, το ζητούμενο α είναι το α'
- Εναλλακτικά εάν για την τιμή του α , α' που ελαχιστοποιείται η $RC2(\alpha)$, $RC2(\alpha') > RC1(\alpha')$, το ζητούμενο α είναι το α'
- Εάν κανένα από τα προηγούμενα δεν ισχύει τότε βρίσκουμε και ελέγχουμε τις τιμές για τις $RC1(\alpha)=RC2(\alpha)$,



Μεταβολή 1110 σε 1111 (3 από 3)

- Το RC2 ελαχιστοποιείται για $\alpha=0$,
($RC2(\alpha)=(0.4\alpha+1.9)ns$) σε αυτή την περίπτωση το
 $RC1(\alpha)$ τείνει στο άπειρο
- Για το ελάχιστο του $RC1(\alpha)=(\alpha+1+2.4/\alpha)ns$
παραγωγίζω και παίρνω $1-(2.4/\alpha^2)=0$ ή ισοδύναμα
 $\alpha=1.55$ με $RC1(1.55)=4.1ns$ και $RC2(1.55)=2.52ns$
- Άρα η βέλτιστη λύση είναι για $\alpha=1.55$ με γινόμενο
RC 4.1ns



Οδήγηση μεγάλης χωρητικότητας (1 από 2)

- Στο πρώτο στάδιο έχω αναστροφέα με τα ακόλουθα χαρακτηριστικά
 - Χωρητικότητα εισόδου 100 fF
 - Ισοδύναμη αντίσταση 5KΩ και για τα p-MOS και για τα n-MOS τρανζίστορ
- Θέλω να οδηγήσω χωρητικότητα 2700 fF



Οδήγηση μεγάλης χωρητικότητας (2 από 2)

- Εξετάζω τις ακόλουθες περιπτώσεις
 - Οδηγώ την έξοδο μέσω του υπάρχοντος αναστροφέα
 - Οδηγώ την έξοδο μέσω μίας σειράς τριών αναστροφέων
- Υπόθεση για κάθε αναστροφέα η ισοδύναμη αντίσταση του p-MOS και του n-MOS τρανζίστορ είναι ίση
- Ας υποθέσω ότι το μέγεθος του δεύτερου αναστροφέα είναι p φορές το μέγεθος του πρώτου και ότι το μέγεθος του τρίτου αναστροφέα είναι q φορές το μέγεθος του πρώτου



RC γινόμενο με χρήση ενός αναστροφέα (1 από 7)

- Στην περίπτωση που έχω μόνο έναν αναστροφέα το RC γινόμενο θα είναι

$$RC = 5\text{K}\Omega \cdot 2700\text{fF} = 13.5\text{ns}$$

- Στην περίπτωση που έχω τρεις αναστροφείς το RC γινόμενο θα είναι το άθροισμα των RC γινομένων των τριών επιπέδων

RC γινόμενο με χρήση ενός αναστροφέα (2 από 7)

Για το πρώτο επίπεδο το γινόμενο RC είναι

$$5K\Omega \cdot p \cdot 100fF = p \cdot 0.5ns$$

Για το δεύτερο επίπεδο το γινόμενο RC είναι

$$\frac{5K\Omega}{p} \cdot q \cdot 100fF = \frac{q}{p} \cdot 0.5ns$$



RC γινόμενο με χρήση ενός αναστροφέα (3 από 7)

Για το τρίτο επίπεδο το RC γινόμενο είναι

$$\frac{5K\Omega}{q} \cdot 2700 fF = \frac{13.5 ns}{q}$$

Συνολικά το RC γινόμενο είναι

$$p \cdot 0.5 ns + \frac{q}{p} \cdot 0.5 ns + \frac{13.5}{q} \cdot ns$$



RC γινόμενο με χρήση ενός αναστροφέα (4 από 7)

- Η βέλτιστη λύση είναι όταν το συνολικό RC γίνεται ελάχιστο
- Υπάρχουν δύο παράμετροι για τις οποίες πρέπει να καθορίσουμε τιμή,
 - βρίσκουμε την βέλτιστη τιμή της p ως συνάρτηση της q και την αντικαθιστούμε στη συνάρτηση
 - βρίσκουμε τώρα την βέλτιστη τιμή για την q
 - από την τιμή που έχουμε για την q καθορίζουμε την τιμή της p



RC γινόμενο με χρήση ενός αναστροφέα (5 από 7)

Για να βρούμε τη λύση παραγωγίζουμε την εξίσωση

Αρχικά παραγωγίζουμε ως προς p θεωρώντας το q ως σταθερά και βρίσκουμε την βέλτιστη τιμή του p όταν το q είναι γνωστό

$$\frac{d(p \cdot 0.5ns + \frac{q}{p} \cdot 0.5ns + \frac{13.5}{q} \cdot ns)}{dp} = 0.5ns - \frac{q \cdot 0.5ns}{p^2}$$

Με την παραγωγό ίση με 0 βρίσκουμε τοπικό ελάχιστο

$$0.5ns - \frac{q \cdot 0.5ns}{p^2} = 0 \Leftrightarrow 0.5ns = \frac{q \cdot 0.5ns}{p^2} \Leftrightarrow p^2 = q$$



RC γινόμενο με χρήση ενός αναστροφέα (6 από 7)

Σημείωση από την μορφή της εξίσωσης έχουμε ότι για πολύ μεγάλες τιμές του q ή του p η τιμή είναι πολύ μεγάλη άρα με την παραγωγό έχουμε τοπικό ελάχιστο
Αντικαθιστώ το q με p^2 και το συνολικό RC γινόμενο γίνεται

$$p \cdot 0.5ns + \frac{p^2}{p} \cdot 0.5ns + \frac{13.5}{p^2} \cdot ns =$$
$$p \cdot 1ns + \frac{13.5}{p^2} \cdot ns$$



RC γινόμενο με χρήση ενός αναστροφέα (7 από 7)

Με την παράγωγο ίση με το 0 παίρνω

$$\frac{d(p \cdot 1ns + \frac{13.5}{p^2} \cdot ns)}{dp} = 0 \Leftrightarrow 1ns - \frac{27ns}{p^3} = 0 \Leftrightarrow$$

$$1ns = \frac{27ns}{p^3} = 0 \Leftrightarrow p^3 = 27 \Leftrightarrow p = 3$$

Άρα $q=p^2=9$ και το συνολικό RC γινόμενο στη βέλτιστη περίπτωση είναι

$$\begin{aligned} p \cdot 0.5ns + \frac{q}{p} \cdot 0.5ns + \frac{27}{q} \cdot ns &= \\ = 3 \cdot 0.5ns + \frac{9}{3} \cdot 0.5ns + \frac{13.5}{9} \cdot ns &= \\ 1.5ns + 1.5ns + 1.5ns &= 4.5ns \end{aligned}$$



Γενική περίπτωση δύο επιπέδων (1 από 3)

- Ο πρώτος αναστροφέας έχει ισοδύναμη αντίσταση R (και για το p-MOS και για το n-MOS τρανζίστορ).
- Για το δεύτερο αναστροφήα έχουμε ότι η αντίσταση του είναι R/p και η χωρητικότητα εισόδου είναι pC .
- Εάν η τελική χωρητικότητα που οδηγούμε είναι αC ποιο p δίνει βέλτιστο RC γινόμενο;



Γενική περίπτωση δύο επιπέδων (2 από 3)

- Για το πρώτο επίπεδο το γινόμενο RC είναι $R\rho C$
- Για το δεύτερο επίπεδο το γινόμενο RC είναι $(R/\rho)\alpha C$
- Άρα συνολικά έχω $R\rho C + (R/\rho)\alpha C = RC(\rho + \alpha/\rho)$
- Επομένως θέλω να ελαχιστοποιήσω την ποσότητα $\rho + \alpha/\rho$ για δεδομένο α



Γενική περίπτωση δύο επιπέδων (3 από 3)

Παίρνω την παράγωγο ίση με μηδέν και βρίσκω την τιμή του p για την οποία η συνάρτηση ελαχιστοποιείται (είναι ελάχιστο διότι εάν η τιμή του p τείνει στο άπειρο ή στο 0 η συνάντηση απειρίζεται)

$$\frac{\partial \left(p + \frac{\alpha}{p} \right)}{\partial p} = 0 \Leftrightarrow 1 - \frac{\alpha}{p^2} = 0 \Leftrightarrow p = \sqrt{\alpha}$$



Γενική περίπτωση πολλών επιπέδων (1 από 2)

- Εάν x_C είναι η χωρητικότητα εισόδου του επιπέδου i και y_C η χωρητικότητα εισόδου του επιπέδου $i+2$ μπορώ εύκολα να δείξω ότι το επίπεδο $i+1$ θα έχει χωρητικότητα

$$\sqrt{x \cdot y} \cdot C$$

- Αν θεωρήσω ότι C' η χωρητικότητα του επιπέδου i και $\alpha C'$ η χωρητικότητα του επιπέδου $i+2$ έχω για την χωρητικότητα του επιπέδου $i+1$, C_{i+1}

Γενική περίπτωση πολλών επιπέδων (2 από 2)

$$C_{i+1} = \sqrt{a}C' = \sqrt{\frac{y \cdot C}{x \cdot C}} \cdot x \cdot C = \sqrt{\frac{y}{x} \cdot x^2} \cdot C = \sqrt{x \cdot y} \cdot C$$

- Η λύση που ικανοποιεί την παραπάνω συνθήκη για k επίπεδα είναι αυτή που έχει χωρητικότητα $k \cdot C$ για το i επίπεδο.
- Το νέο πρόβλημα είναι ποιος είναι ο ιδανικός αριθμός επιπέδων. Η λύση είναι ο αριθμός επιπέδων που δίνει k κοντά στο $e=2.27$. Στην πραγματικότητα πρέπει να ελέγξω όλες τις λύσεις με $2 < k < 10$.




Γινόμενο RC και Βελτιστοποίηση Για Χαμηλή Κατανάλωση

Power Dissipation

- P_s = Static power dissipation due to leakage current or other current drawn continuously from the power supply
- P_d = Dynamic power dissipation due to charging and discharging load capacitances (v_{in} assumed to be square-like)
- P_{sc} = short circuit power dissipation due to charging and discharging load capacitances during the finite rise and fall times of v_{in}



Dynamic Power Dissipation (1 από 3)




$$P_d = \frac{1}{T} \int_0^{T/2} V_{out}(t) i_{Dn}(t) dt + \frac{1}{T} \int_{T/2}^T (V_{DD} - V_{out}(t)) i_{Dp}(t) dt$$

where $i_{Dn}(t) = -C_{load} \frac{dV_{out}}{dt}$ $i_{Dp}(t) = C_{load} \frac{dV_{out}}{dt}$

Dynamic Power Dissipation (2 από 3)

$$P_d = \frac{1}{T} \int_0^{T/2} V_{out}(t) \left(-C_{load} \frac{dV_{out}}{dt} \right) dt + \frac{1}{T} \int_{T/2}^T (V_{DD} - V_{out}(t)) \left(C_{load} \frac{dV_{out}}{dt} \right) dt$$



$$P_d = \frac{1}{T} \int_{V_{DD}}^0 -C_{load} V_{out}(t) dV_{out} + \frac{1}{T} \int_0^{V_{DD}} C_{load} (V_{DD} - V_{out}(t)) dV_{out}$$

$$= \frac{1}{T} \left[-C_{load} \frac{V_{out}^2}{2} \Big|_{V_{out}=V_{DD}}^{V_{out}=0} + C_{load} \left(V_{DD} V_{out} - \frac{V_{out}^2}{2} \right) \Big|_{V_{out}=0}^{V_{out}=V_{DD}} \right]$$




Dynamic Power Dissipation (3 από 3)

$$P_d = \frac{1}{T} \left[-C_{\text{load}} \frac{V_{\text{out}}^2}{2} \Big|_{V_{\text{out}}=V_{\text{DD}}}^{V_{\text{out}}=0} + C_{\text{load}} \left(V_{\text{DD}} V_{\text{out}} - \frac{V_{\text{out}}^2}{2} \right) \Big|_{V_{\text{out}}=0}^{V_{\text{out}}=V_{\text{DD}}} \right]$$

$$= \frac{1}{T} C_{\text{load}} V_{\text{DD}}^2$$

$$P_d = C_{\text{load}} V_{\text{DD}}^2 f$$

APPLIES TO GENERAL CMOS LOGIC CIRCUITS



Kenneth R. Laker, University of Pennsylvania

Power-Delay Product

$$PDP = 2P_{avg}^* \tau_p (C_{load} V_{DD}^2 f_{max}) \tau_p$$

Where P_{avg}^* = average switching power dissipation at max operating frequency f_{max}

$$f_{max} = \frac{1}{\tau_{PHL} + \tau_{PLH}} \quad \& \quad \tau_p = \frac{\tau_{PHL} + \tau_{PLH}}{2}$$
$$PDP = 2 \left(C_{load} V_{DD}^2 \left(\frac{1}{\tau_{PHL} + \tau_{PLH}} \right) \right) \left(\frac{\tau_{PHL} + \tau_{PLH}}{2} \right) = C_{load} V_{DD}^2$$

AVERAGE ENERGY required for gate to switch its output from LOW to HIGH and from HIGH to LOW

FUNDAMENTAL PARAMETER used to for measuring quality and performance of a CMOS process and gate design



Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης (1 από 3)

- Δεν χρησιμοποιούμε p-MOS τρανζίστορ με ισοδύναμη αντίσταση ίση με των n-MOS
- Εάν ίσες ισοδύναμες αντιστάσεις απαιτούν p-MOS k φορές μεγαλύτερα χρησιμοποιούμε τρανζίστορ m φορές μεγαλύτερα όπου m η τετραγωνικά ρίζα του k .



Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης (2 από 3)

- Έχουμε ξανά τις ίδιες υποθέσεις όπως και στην προηγούμενη περίπτωση αλλά επιπλέον θεωρούμε ότι η ενέργεια είναι ανάλογη της χωρητικότητας άρα ότι E ανάλογο του $pC+aC$
- Άρα θέλουμε να ελαχιστοποιήσουμε το $RC(p+a/p)(pC+aC)=RC^2(p+a/p)(p+a)$ που η παράγωγος του δίνει τριτοβάθμια εξίσωση.



Βελτιστοποίηση του γινομένου Ενέργειας καθυστέρησης (3 από 3)

- Η λύση που θα πάρω είναι ανάμεσα σε αυτή που βελτιστοποιεί την ταχύτητα (προηγούμενα προβλήματα) και ελάχιστου μεγέθους τρανζίστορ που ελαχιστοποιούν την κατανάλωση
- Προσοχή, χρήση τρανζίστορ ελάχιστου μεγέθους σε κάποια επίπεδα οδηγεί σε μεγάλα ρεύματα βραχυκύκλωσης σε άλλα.
- Σημείωση εάν έχω πολλά επίπεδα η κατανάλωση προέρχεται κυρίως από τα τελευταία επίπεδα. Μπορώ να αγνοήσω την κατανάλωση στα πρώτα επίπεδα και απλώς σε αυτά να βελτιστοποιήσω την καθυστέρηση.



Ασκήσεις με αδιαβατικά κυκλώματα

- Έχω ένα αδιαβατικό κύκλωμα με δύο σήματα χρονισμού τροφοδοσίας `PowerClk1` και `PowerClk2`. Με χρήση του `PowerClk1` παράγωγα σήματα ελέγχου για το κύκλωμα που τροφοδοτείται από το `PowerClk2`.



Ερώτηση 1 (1 από 3)

- Εάν το PowerClk1, απαιτεί 5ns για να φορτίσει την έξοδο του και 5ns για την αποφόρτιση
- Το PowerClk2, απαιτεί 10ns για να φορτίσει την έξοδο του και 10ns για την αποφόρτιση
- Ποιος είναι ο συνολικός χρόνος που απαιτείται για τον υπολογισμό τριών αποτελεσμάτων;
- Δικαιολογήστε στην απάντηση σας



Ερώτηση 1 (2 από 3)

- Στα αδιαβατικά κυκλώματα δεν μπορούμε να έχουμε επικάλυψη του χρόνου υπολογισμού διαφορετικών αποτελεσμάτων. Για κάθε αποτέλεσμα απαιτούνται τα ακόλουθα.
 - Φόρτιση 5ns, PowerClk1,
 - Φόρτιση 10ns, PowerClk2,
 - Αποφόρτιση 10ns, PowerClk2,
 - Αποφόρτιση 5ns, PowerClk1



Ερώτηση 1 (3 από 3)

- Το πρώτο αποτέλεσμα θα δοθεί σε 15ns
- Για κάθε επόμενο αποτέλεσμα θα απαιτούνται επιπλέον 30ns.
 - Το δεύτερο θα δοθεί στα 45ns
 - Το τρίτο θα δοθεί στα 75ns
- Τέλος θα απαιτηθούν επιπλέον 15ns για τις τελικές αποφορτίσεις. (90ns σύνολο)



Ερώτηση 2 (1 από 4)

- Εάν η ενέργεια που απαιτεί κάθε σήμα χρονισμού τροφοδοσίας είναι σταθερή και ίση με E , τι θα γίνει εάν διπλασιάσω την χωρητικότητα που οδηγείται από το PowerClk2; Συγκρίνετε
 - Απαιτούμενο χρόνο
 - Γινόμενο ενέργειας καθυστέρησης



Ερώτηση 2 (2 από 4)

- Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας PowerClk1 δεν θα αλλάξει τίποτα
- Για το τμήμα που οδηγείται από το σήμα χρονισμού τροφοδοσίας PowerClk2 η χωρητικότητα έχει διπλασιαστεί ενώ η ενέργεια και η αντίσταση παραμένουν σταθερές.



Ερώτηση 2 (3 από 4)

Αρχικά για το αρχικό κύκλωμα έχουμε

$$E = \frac{R \cdot C}{T_{old}} \cdot C \cdot V^2$$

Για το νέο κύκλωμα έχουμε

$$E = \frac{R \cdot (2C)}{T_{new}} \cdot (2C) \cdot V^2$$

Άρα για τον χρόνο που απαιτεί το νέο κύκλωμα έχουμε

$$\frac{R \cdot C}{T_{old}} \cdot C \cdot V^2 = \frac{R \cdot (2C)}{T_{new}} \cdot (2C) \cdot V^2 \Leftrightarrow \dots \Leftrightarrow T_{new} = 4 \cdot T_{old}$$



Ερώτηση 2 (4 από 4)

- Αρχικά ο απαιτούμενος χρόνος ήταν $5\text{ns}+10\text{ns}+10\text{ns}+5\text{ns}=30\text{ns}$
- Ο νέος απαιτούμενος χρόνος είναι $5\text{ns}+4\cdot 10\text{ns}+4\cdot 10\text{ns}+5\text{ns}=90\text{ns}$
- Το παλαιό γινόμενο ενέργειας καθυστέρησης ήταν $30\text{ns} \cdot (E+E)=60\text{ns} \cdot E$
- Το νέο γινόμενο καθυστέρησης είναι $90\text{ns} \cdot (E+E)=180\text{ns} \cdot E$ (τριπλάσιο του παλαιού)



Ερώτηση 3 (1 από 3)

- Τι θα γίνει εάν εκτός από διπλασιασμό της χωρητικότητας στη έξοδο διπλασιάσουμε και το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας PowerClk1.
- Ο διπλασιασμός του πλάτους των τρανζίστορ θα έχει δύο αποτελέσματα
 - Διπλασιασμός της χωρητικότητας στο πρώτο επίπεδο
 - Υποδιπλασιασμός της αντίστασης του δευτέρου επιπέδου



Ερώτηση 3 (2 από 3)

- Όπως έχουμε ήδη δείξει διπλασιασμός της χωρητικότητας θα οδηγήσει σε τετραπλασιασμό του χρόνου
- Για το δεύτερο επίπεδο έχουμε έναν καινούργιο απαιτούμενο χρόνο για τον οποίο ισχύει

$$E = \frac{\frac{R}{2} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2$$



Ερώτηση 3 (3 από 3)

Άρα τελικά θα έχουμε

$$\frac{R \cdot C}{T_{old}} \cdot C \cdot V^2 = \frac{\frac{R}{2} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2 \Leftrightarrow \dots \Leftrightarrow T_{new2} = 2 \cdot T_{old}$$

Ο νέος απαιτούμενος χρόνος είναι $4 \cdot 5\text{ns} + 2 \cdot 10\text{ns} + 2 \cdot 10\text{ns} + 4 \cdot 5\text{ns} = 80\text{ns}$

Το νέο γινόμενο καθυστέρησης είναι $80\text{ns} \cdot (E + E) = 160\text{ns} \cdot E$



Ερώτηση 4 (1 από 5)

- Εάν διπλασιάσουμε την αρχική χωρητικότητα εξόδου με ποιο παράγοντα α πρέπει να πολλαπλασιάσουμε το πλάτος των τρανζίστορ που οδηγούνται από το σήμα χρονισμού τροφοδοσίας PowerClk1 ώστε να ελαχιστοποιήσουμε τον συνολικά απαιτούμενο χρόνο;
- Όλες οι άλλες παράμετροι παραμένουν σταθερές



Ερώτηση 4 (2 από 5)

Εάν T_{old1} και T_{new1} αρχικός και τελικός χρόνος για το πρώτο επίπεδο θα έχω

$$E = \frac{R \cdot C_1}{T_{old1}} \cdot C_1 \cdot V^2 \qquad E = \frac{R \cdot (\alpha C_1)}{T_{new1}} \cdot (\alpha C_1) \cdot V^2$$

Όπου C_1 η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας PowerClk1 και άρα έχω

$$\frac{R \cdot C_1}{T_{old1}} \cdot C_1 \cdot V^2 = \frac{R \cdot (\alpha C_1)}{T_{new1}} \cdot (\alpha C_1) \cdot V^2 \Leftrightarrow \dots \Leftrightarrow T_{new1} = \alpha^2 \cdot T_{old1}$$



Ερώτηση 4 (3 από 5)

Εάν T_{old2} και T_{new2} αρχικός και τελικός χρόνος για το δεύτερο επίπεδο θα έχω

$$E = \frac{R \cdot C}{T_{old2}} \cdot C \cdot V^2 \qquad E = \frac{\frac{R}{a} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2$$

Όπου C η χωρητικότητα που οδηγεί αρχικά το σήμα χρονισμού τροφοδοσίας $PowerClk2$ και άρα έχω

$$\frac{R \cdot C}{T_{old2}} \cdot C \cdot V^2 = \frac{\frac{R}{a} \cdot (2C)}{T_{new2}} \cdot (2C) \cdot V^2 \Leftrightarrow \dots \Leftrightarrow T_{new2} = \frac{4}{a} \cdot T_{old2}$$



Ερώτηση 4 (4 από 5)

Έχω επίσης ότι $T_{old1}=5ns$ και $T_{old2}=10ns=2T_{old1}$

Για το συνολικό χρόνο θα έχω ότι είναι

$$\begin{aligned} a^2 \cdot T_{old1} + \frac{4}{a} \cdot T_{old2} &= a^2 \cdot T_{old1} + \frac{4}{a} \cdot 2 \cdot T_{old1} = \\ &= a^2 \cdot T_{old1} + \frac{8}{a} \cdot T_{old1} = \left(a^2 + \frac{8}{a} \right) \cdot T_{old1} \end{aligned}$$

Για να βρω το βέλτιστο a πρέπει να βρω το a που ελαχιστοποιεί την ποσότητα

$$a^2 + \frac{8}{a}$$



Ερώτηση 4 (5 από 5)

Για να βρω την τιμή του a που ελαχιστοποιεί την ποσότητα παραγωγίζω και εξισώνοντας με 0 βρίσκω τις λύσεις που δίνουν ελάχιστα και μέγιστα

$$\frac{\partial \left(a^2 + \frac{8}{a} \right)}{\partial a} = 0 \Leftrightarrow 2 \cdot a - \frac{8}{a^2} = 0 \Leftrightarrow$$

$$2 \cdot a = \frac{8}{a^2} \Leftrightarrow a^3 = 4 \Leftrightarrow a = \sqrt[3]{4} \Rightarrow$$

$$a \approx 1.5874$$

Η λύση αυτή δίνει ελάχιστο και όχι μέγιστο γιατί όταν a τείνει στο 0 ή στο άπειρο η προς ελαχιστοποίηση ποσότητα απειρίζεται



Τέλος Ενότητας



Ευρωπαϊκή Ένωση
Ευρωπαϊκό Κοινωνικό Ταμείο



Με τη συγχρηματοδότηση της Ελλάδας και της Ευρωπαϊκής Ένωσης



Χρηματοδότηση

- Το παρόν εκπαιδευτικό υλικό έχει αναπτυχθεί στο πλαίσιο του εκπαιδευτικού έργου του διδάσκοντα.
- Το έργο «**Ανοικτά Ακαδημαϊκά Μαθήματα στο Πανεπιστήμιο Αθηνών**» έχει χρηματοδοτήσει μόνο την αναδιαμόρφωση του εκπαιδευτικού υλικού.
- Το έργο υλοποιείται στο πλαίσιο του Επιχειρησιακού Προγράμματος «Εκπαίδευση και Δια Βίου Μάθηση» και συγχρηματοδοτείται από την Ευρωπαϊκή Ένωση (Ευρωπαϊκό Κοινωνικό Ταμείο) και από εθνικούς πόρους.



Σημειώματα

Σημείωμα Ιστορικού Εκδόσεων Έργου

Το παρόν έργο αποτελεί την έκδοση 1.0.



Σημείωμα Αναφοράς

Copyright Εθνικών και Καποδιστριακών Πανεπιστημίων Αθηνών, Αραπογιάννη Αγγελική 2015. «Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων. Διαφορικοί Ενισχυτές.». Έκδοση: 1.0. Αθήνα 2015. Διαθέσιμο από τη δικτυακή διεύθυνση: <http://opencourses.uoa.gr/courses/DI102/>.



Σημείωμα Αδειοδότησης

Το παρόν υλικό διατίθεται με τους όρους της άδειας χρήσης Creative Commons Αναφορά, Μη Εμπορική Χρήση Παρόμοια Διανομή 4.0 [1] ή μεταγενέστερη, Διεθνής Έκδοση. Εξαιρούνται τα αυτοτελή έργα τρίτων π.χ. φωτογραφίες, διαγράμματα κ.λ.π., τα οποία εμπεριέχονται σε αυτό και τα οποία αναφέρονται μαζί με τους όρους χρήσης τους στο «Σημείωμα Χρήσης Έργων Τρίτων».



[1] <http://creativecommons.org/licenses/by-nc-sa/4.0/>

Ως **Μη Εμπορική** ορίζεται η χρήση:

- που δεν περιλαμβάνει άμεσο ή έμμεσο οικονομικό όφελος από την χρήση του έργου, για το διανομέα του έργου και αδειοδόχο
- που δεν περιλαμβάνει οικονομική συναλλαγή ως προϋπόθεση για τη χρήση ή πρόσβαση στο έργο
- που δεν προσπορίζει στο διανομέα του έργου και αδειοδόχο έμμεσο οικονομικό όφελος (π.χ. διαφημίσεις) από την προβολή του έργου σε διαδικτυακό τόπο

Ο δικαιούχος μπορεί να παρέχει στον αδειοδόχο ξεχωριστή άδεια να χρησιμοποιεί το έργο για εμπορική χρήση, εφόσον αυτό του ζητηθεί.



Διατήρηση Σημειωμάτων

Οποιαδήποτε αναπαραγωγή ή διασκευή του υλικού θα πρέπει να συμπεριλαμβάνει:

- το Σημείωμα Αναφοράς
- το Σημείωμα Αδειοδότησης
- τη δήλωση Διατήρησης Σημειωμάτων
- το Σημείωμα Χρήσης Έργων Τρίτων (εφόσον υπάρχει)

μαζί με τους συνοδευόμενους υπερσυνδέσμους.



Σημείωμα Χρήσης Έργων Τρίτων

Το Έργο αυτό κάνει χρήση των ακόλουθων έργων:

Οι εικόνες και τα διαγράμματα που χρησιμοποιούνται είναι από το βιβλίο:

Behzad Razavi. 2000. *Design of Analog CMOS Integrated Circuits* (1 ed.). McGraw-Hill, Inc., New York, NY, USA ©2000 .



Σημείωμα Χρήσης Έργων Τρίτων

Το Έργο αυτό κάνει χρήση των ακόλουθων έργων:

Οι εικόνες και τα διαγράμματα που χρησιμοποιούνται είναι από το βιβλίο:

Sung-Mo Kang, Yusuf Leblebici. 1996. *CMOS Digital Integrated Circuits* (1 ed.). McGraw-Hill, Inc., New York, NY, USA © 1996.

